طراحی و تحلیل پارامتری تقویت کننده عملیاتی در تکنولوژی های CMOS و CNFET
نوشته شده توسط : admin

دانشگاه آزاد اسلامی

واحد علوم و تحقیقات هرمزگان

پایان نامه کارشناسی ارشد مهندسی برق M.SC

گرایش:الکترونیک

موضوع:

طراحی و تحلیل پارامتری تقویت کننده عملیاتی در تکنولوژی های CMOS و CNFET

استاد راهنما:

دکتر سید علی حسینی

استاد مشاور:

دکتر محمود آل شمس

برای رعایت حریم خصوصی نام نگارنده پایان نامه درج نمی شود

(در فایل دانلودی نام نویسنده موجود است)

تکه هایی از متن پایان نامه به عنوان نمونه :

(ممکن است هنگام انتقال از فایل اصلی به داخل سایت بعضی متون به هم بریزد یا بعضی نمادها و اشکال درج نشود ولی در فایل دانلودی همه چیز مرتب و کامل است)

فهرست مطالب:

چکیده…………………………………….1

فصل اول:کلیات تحقیق

1- بیان مسئله و ضرورت انجام تحقیق……………………………………. 3

1-1 تکنولوژی های مورد استفاده…………………………………… 5

1-1-1  نانولوله های کربنی……………………………………. 5

1-1-2 نانو سیم های سیلیکونی……………………………………. 6

فصل دوم: مروری بر تحقیقات انجام شده

2-1 ساختار ترانزیستور مبتنی بر نانولوله کربنی……………………………….. 11

2-2 کاربرد نانولوله کربنی در نانو الکتریک…………………………………….. 13

2-3 روشهای تولید و رشد نانولوله کربنی…………………………………….. 14

2-4 ترانزیستورهای اثر میدانی مبتنی بر نانولوله های کربنی………………. 16

2-4-1روال ساخت ترانزیستورهای مبتنی بر نانولوله های کربنی…………… 18

2-5 مزایای استفاده از ترانزیستورهای مبتنی بر نانو لوله های کربنی………….. 19

2-6 چالش های استفاده از ترانزیستورهای مبتنی بر نانولوله های کربنی………20

2-6-1 تغییر پذیری در قطر نانولوله های کربنی…………………………………….. 21

2-6-2 تراکم بسته بندی نانولوله ها…………………………………… 23

2-6-3 فاصله بین نانولوله های کربنی مجاور و تغییر پذیری آن………………… 24

2-6-4 نامرتبی در نانو لوله ها…………………………………… 24

2-6-5 وجود اتصالات SB بین سورس و درین و نانولوله ها……………………… 24

2-6-6 رشد ناخواسته فلز در نانو لوله ها…………………………………… 25

فصل سوم: روش تحقیق

1- مقدمه……………………………………. 27

3-1op-amp  دو طبقه……………………………………. 28

3-1-1 بهره حلقه باز فرکانس پایین AOLDC…………………………………….

3-2-1 نرخ مد مشترک ورودی…………………………………….. 31

3-1-3 توان مصرفی…………………………………….. 32

3-1-4 سویینگ خروجی…………………………………….. 32

3-1-5 آفست…………………………………….. 32

3-2 جبران سازی op-amp…………………………………….

3-1-2حذف صفر……………………………………. 43

3-2-2 جبران سازی برای عملکردهای با سرعت بالا……………………… 45

3-3سرعت تغییرات خروجی (Slew Rate)……………………………. 51

3-4 CMRR……………………………………

3-5 PSRR…………………………………….

3-6 خلاصه مقادیر cmos op-amp…………………………………….

فصل چهارم: نتایج

4-1 ساختار مبتنی بر ترانزیستورهای نانولوله کربنی……………………… 60

4-2 cnfet op-amp دو طبقه……………………………………. 62

4-3  بهره حلقه باز cnfet op-amp…………………………………….

4-4  پاسخ فرکانسی cnfet op-amp…………………………………….

4-5  پاسخ پله cnfet op-amp…………………………………….

4-6  شبیه سازی CMRR در  cnfet op-amp…………………………………….

4-7  خلاصه پارامترهای cnfet op-amp…………………………………….

فصل پنجم:بحث و نتیجه گیری

5-1 مقایسه پارامترهای cmos&cnfet op-amp……………………………

5-2 نتیجه گیری…………………………………………………70

5-3 کارهای آینده ………………………………………………..71

منابع……………………………………. 72

چکیده انگلیسی…………………………………….. 78

چکیده:

رشد سریع فناوری ساخت مدارهای الکترونیکی و ورود به مرز فناوری نانو، همراه با مزایای دور از انتظاری که برای این فناوری به دنبال داشته، چالش های فراوانی را نیز فرا روی متخصصین الکترونیک قرار داده است. برخی از این چالش ها مربوط به فرآیند و فناوری ساخت مدارهای الکترونیکی و بخشی نیز مربوط به کوچک شدن ابعاد ترانزیستورها است که پایه و اساس آنها می باشد. افزایش این مسائل پژوهشگران را به فکر جایگزینی مواد جدیدی به منظور استفاده در مدارهای الکترونیکی انداخت، که به جای استفاده از ترانزیستورها و ابزارهای سیلیکونی که با چنین محدودیت هایی روبرو است، از مواد دیگری استفاده کنند. یکی از محتملترین جایگزینهای CMOS ، ترانزیستورهای مبتنی بر نانو لوله های کربنی (CNFET) است، که شامل نانو لوله های تک جداره نیمه هادی همجوار است که به دلیل خاصیت الکترونی عالی، قابلیت جایگزین شدن بر مدارات CMOS سیلیکونی را دارد. از این ترانزیستور در ساختار یک OPAMP استفاده شده است. در این پایان نامه ابتدا ترانزیستورهای مبتنی بر نانولوله های کربنی (CNFET) ،تاریخچه ،مزایا و محدودیت های آن ها را به طور اجمال مورد بررسی قرار می دهیم. در ادامه به مطالعه ،طراحی و تحلیل CMOS-OPAMP می پردازیم و با استفاده از HSPICE در تکنولوژی 50nm مشخصه های تقویت کننده را شبیه سازی می کنیم.سپس ترانزیستورهای مبتنی بر سیلیکون(SI-FET) را با ترانزیستورهای مبتنی بر نانولوله کربنی(CNFET) جایگزین می کنیم تا CNFET-OPAMP ایجاد گردد و با استفاده از مدل فشرده استانفورد برای ناحیه کانال درونی نانولوله های تک دیواره ای(SWNTs) در ترانزیستورهای اثر میدانی مبتنی بر نانولوله کربنی (CNFET) ،مشخصه های CNFET-OPAMP را شبیه سازی می کنیم و در پایان مقایسه ای بین مشخصه های CMOS-OPAMP و CNFET-OPAMP ارائه می دهیم که35% افزایش در بهره حلقه باز،266% افزایش GBP،افزایش PM ،افزایش CMRR به میزان 114% ،افزایش سرعت تغییر خروجی به میزان 62% و کاهش 476%  در توان مصرفی را نشان می دهد.

فصل اول: کلیات تحقیق

1- بیان مسئله و ضرورت انجام تحقیق

در سال 1965گوردون مور پیشبینی کرد که تعداد ترانزیستورهای روی یک تراشه در هر دو سال، دوبرابر خواهد شد [1].

در سالهای نه چندان دور اخیر ،دانشمندان و محققان به این حقیقت رسیده اند که نانولوله های کربنی یکی از مهمترین نشانه های انقلاب تکنولوژی نانو هستند.در ابعاد پایین،ساختارهای نانو از قبیل نقاط کوانتومی ،نانوسیم ها و نانولوله های کربنی وییگیهای منحصر به فردی دارند که آنها را کاندیدای نوظهوری برای کاربردهای تکنولوژیکی پیشرفنه در آینده تبدیل نموده است.نانولوله های کربنی ویژگی منحصر به فردی به عموان یکی از اندک سیستم هایی که اندازه آزمایشگاهی افزاره ممکن است به مدل های با ابعاد اتمی برسد و با پیشبینی ها تطبیق پیدا کند می باشند ،بنابراین تایید نتایج روشهای محاسباتی و طراحی تئوری با نتایج آزمایشگاهی محقق می گردد.این افزاره های در مقیاس نانو اغلب ویژگیهای نامحدودی دارند ولی طراحی افزاره ها و مدارات نانوبعدی ،بدون محدودیت نیست.مقیاس کردن در توپولوژی مبتنی بر سیلیکون دارای محدودیت های جدی وابسته به تکنولوژی ساخت و عملکرد افزاره است.

پیشبینی ها توسط[1]  ITRS  نشان میدهد که مقیاس کردن CMOS در حدود سال 2018 با رسیدن به عرض کانال 20 نانومتر به پایان خواهد رسید [2].

حتی رسیدن به اندازه22  نانومتر هم به مشکلات حل نشده زیادی برخورد میکند که مهمترین آنها توان مصرفی )به ویژه جریانهای نشتی 2 (، تغییرات فرآیند ساخت3 ، مشکلات قابلیت اطمینان4 و افزایش هزینه ساخت است. مقیاس کردن ترانزیستورها، کم شدن توانایی برای تحمل تغییرات پروسه ساخت را به همراه دارد. با کوچکتر شدن ترانزیستورها اتمهای کمتری قطعات مختلف را میسازند. کمبود قابلیت پیشبینی، فرآیند طراحی را پیچیده کرده و با ادامه کاهش ابعاد تکنولوژی، این پیچیدگی بیشتر هم میشود .[3] بزرگترین مشکل برای کاهش ابعاد ترانزیستورها، مسائل مربوط به اقتصاد است. هزینه ساخت به صورت نمایی در حال افزایش بوده و همزمان با افزایش نمایی تعداد ترانزیستورها در حال افزایش است. این افزایش در واقع به دلیل استفاده از روش ساخت بالا به پایین در طراحی مدارهای مجتمع است. این بدان معناست که لایه ها روی یک ویفر سیلیکونی اضافه میشوند که نیازمند هزاران مرحله، قبل از ساخت کامل مدار است. با وجود آنکه این فرآیند امکان ساخت مدارها و سیستمهای قابل اطمینان را به ما میدهد، کاهش ابعاد، تولید ماسکهای قابل اطمینان را بسیار گران میکند[4].

دیگر محدودیت های به وجود آمده از مقیاس کردن را می توان در تونل زنی الکترون ها از طریق کانال کوتاه و فیلم های نازک عایق،جریان های نشتی منتشر شده،اتلاف توان پسیو،عدم تطبیق در ساختار افزاره،محدودیت های قابلیت حرکت و نوسانات ناخواسته ناخالصی ،خلاصه کرد.

برای پوشش دادن این محدودیت ها و حفظ یکپارچگی و پیشرفت تکنولوژی ساخت با کاهش ابعاد محتمل در آینده،روشهای نوین می بایست توسعه یابند تا تکنولوژی را به ابعاد جدید برای عبور از چالش هایی از قبیل هزینه و … هدایت کنند.افزاره های مبتنی بر نانولوله های کربنی پتانسیل لازم برای عمل کردن در افزاره های با ابعاد نانو و با سرعت بالا در آینده نزدیک به علت شباهت با ساختار cmos ،عملکرد افزاره و قابلیت کاهش توان مصرفی با ادامه کاهش ابعاد را خواهند داشت.

با بررسی مشکلات موجود در صنعت نیمه هادی ،به محدودیتهای اندازه فیزیکی و هزینه های سرسام آور  برخوردیم که برای حل آنها نیاز به تغییر اساسی در نحوه ساخت مدارهای مجتمع وجود دارد. بسیاری از محققان عقیده دارند که این تغییر به سمت قطعات نانوالکترونیک خواهد بود. قطعات نانوالکترونیک ممکن است راه حلی برای افزایش هزینه های ساخت ارایه کرده و اجازه دهند که مدارات مجتمع زیر ابعاد ترانزیستورهای مدرن مقیاس  شود. مؤثرترین تغییر در حرکت به سمت فناوری نانوالکترونیک نحوه ساخت است. در این تکنولوژی سیمها، دیودها، ترانزیستورها و سوییچها میتوانند به صورت مجزا، زیاد و ارزان ساخته شوند.[2]

1-1- تکنولوژی های مورد استفاده

عناصر اصلی مدارهای نانوالکترونیک، قطعات استفاده شده برای ساخت آن است .حرکت به سمت نانوتیوبهای کربنی یا نانوسیمهای سیلیکونی به این دلیل است که آنها به صورت فیزیکی خیلی کوچکتر از سیمهای مسی که توسط نقش نگاری نور ساخته میشوند میباشند. تعداد کمی از تکنولوژیها وجود دارند  که میتوانند جایگزین ترانزیستور به عنوان قطعه منطقی پایه شوند. اینها شامل مقاومت دیفرانسیلی منفی  ، ترانزیستورهای ساخته شده از نانوسیمها یا نانوتیوب ها، مدارات1QCA و سوییچهای با قابلیت پیکربندی مجدد میباشد. این قطعات اندازهای در حد چند نانومتر دارند.

1-1-1- نانولوله های کربنی

نانولوله های کربنی مولکولهای کربنی استوانه ای هستند که ویژگیهای منحصر به فردی دارند و برای کاربردهایی مانند نانوالکترونیک، الکترونیک نوری و موارد دیگر مفید هستند (شکل 1-1). آنها می توانند بسته به ساختارشان به صورت سیمهای فلزی یا قطعات نیمه هادی عمل کنند.

نانولوله های کربنی در سال 1991 و به عنوان محصول جانبی آزمایش قوس الکتریکی2که برای تولید C60 انجام شد کشف شدند. ویژگیهای نانوتیوبها به CCVD3 هم کشف شده است. نانوتیوبهای کربنی میتوانند با هر کدام از این روشها تولید شوند . ویژگیهای نانوتیوبها به ساختارشان وابسته بوده و بسته به کایرالیتی 4به عنوان فلز یا نیمه هادی عمل میکنند.

ویژگی دوم نانوتیوبها که ویژگیهای الکتریکی آنها را تحت تاثیر قرار میدهد، تعداد دیواره ها است. تفاوت اصلی بین تک دیواره و چنددیواره در اندازه قطر نانوتیوبها است.

در حال حاضر بهترین کاربرد نانوتیوبهای کربنی به عنوان یک ترانزیستور است. همانطور که در شکل زیر  میتوان دید، نانوتیوبهای کربنی خیلی مشابه MOSFET ها هستند که در آن کانال سیلیکونی با یک نانوتیوب کربنی جایگزین شدهاست. بسیاری از ترانزیستورهای مبتنی بر نانوتیوب از نانوتیوبهای کربنی تک دیواری ساخته شدهاند، چون انرژی شکاف باند آنها در حد نیمه هادی است. شکل  زیر یک ترانزیستور مبتنی بر نانوتیوب مبتنی بر ساختارهای Top Gate و Back Gate را نشان میدهد.

این ساختار ترانزیستورها پتانسیل جایگزین شدن به عنوان تکنولوژی آینده در مقیاس نانو به دلیل خاصیت عالی  الکترونی نانولوله های کربنی را دارند. برای مثال، انتقال پرتابی نزدیک، تحرک پذیری حامل ها  در نیمه هادی نانولولههای کربنی و ادغام راحت ماده عایق K بالا [7] باعث بهبود حالت الکتروستاتیکی گیت می شود.

ترانزیستورهای بر پایه نانولوله های کربنی از یک نانولوله کربنی تک دیواره (SWCNT)به عنوان ماده کانال استفاده میکنند. الکترود کنترلی گیت در ناحیه هدایت کانال واقع شده و با استفاده از لایه ی نازکی از عایق )اکسید گیت(از آن جدا شده است. شکل 2-1 نمایی از بالا و پهلو یک CNFET را نشان میدهد، بطوریکه آرایه ای از چهار نانو لوله ی تک دیواره به عنوان کانال استفاده شده است. اولین بار این ساختار توسط دکر [8] و IBM در سال 1998 مورد بررسی قرار گرفت.

سپس، پیشرفتهای قابل ملاحظه ای بروی ساختار مدارات و قطعات مبتنی بر نانو لوله های کربنی انجام شده است. پیاده  سازی فیزیکی وارونگر [9] ، اسیلاتور 5مرحله ای [10] ،گیت NAND و NOR و سلولهای SRAM [11] که با این ساختار ساخته شده اند، توسط گروههای تحقیقاتی مختلف مورد بررسی قرار ، گرفته است. در سال 2006،   IBM اعلام کرد که اولین مدار مجتمع مبتنی بر نانولوله های کربنی را ساخته است [12] . راگرز، یک مدار مجتمع با مقیاس متوسط با استفاده از ترانزیستورهای ، بر روی یک بستر پلاستیکی نازک را به اثبات رساند. [13] در حال حاضر، اصلی ترین چالش که در نانو لوله  های کربنی با آن مواجهیم رشد نا خواسته فلز بروی لوله ها و همچنین جایابی و تراز و تنظیم آرایهای از نانو لوله های کربنی مجاور هم ساخته شده است.

برای دانلود پایان نامه اینجا را کلیک کنید.

 





لینک بالا اشتباه است

برای دانلود متن کامل اینجا کلیک کنید

       
:: بازدید از این مطلب : 358
|
امتیاز مطلب : 0
|
تعداد امتیازدهندگان : 0
|
مجموع امتیاز : 0
تاریخ انتشار : دو شنبه 4 مرداد 1395 | نظرات ()
مطالب مرتبط با این پست
لیست
می توانید دیدگاه خود را بنویسید


نام
آدرس ایمیل
وب سایت/بلاگ
:) :( ;) :D
;)) :X :? :P
:* =(( :O };-
:B /:) =DD :S
-) :-(( :-| :-))
نظر خصوصی

 کد را وارد نمایید:

آپلود عکس دلخواه: